TEKNOFEST | AYAKLARI YERE BASMAYAN FESTİVAL
  • KURUMSAL
    • Hakkımızda
    • Paydaşlar
    • Kurumsal Kimlik
    • Basın Odası
    • Paydaşlarımızdan Gelenler
    • Sıkça Sorulan Sorular
  • YARIŞMALAR
    • Yarışmalar
    • Yarışmacılara Sağlanan Olanaklar
    • Yarışma İtiraz Süreci
    • Nasıl Başvurabilirim?
    • Finalist Takımlar
    • Başvuru Kılavuzu
  • DUYURULAR
  • KURUMSAL KATILIM
    • Sponsorluk
    • Stant Alanı
    • Yiyecek-İçecek Alanı
  • MAĞAZA
  • İLETİŞİM
  • GALERİ
2025 İSTANBUL
  • 2025 İSTANBUL
  • 2025 KKTC
  • 2024
  • 2023
  • 2022
  • 2021
  • 2020
  • 2019
  • 2018
  • AZERBAYCAN
Englısh
  • KURUMSAL
    • Hakkımızda
    • Paydaşlar
    • Kurumsal Kimlik
    • Basın Odası
    • Paydaşlarımızdan Gelenler
    • Sıkça Sorulan Sorular
  • YARIŞMALAR
    • Yarışmalar
    • Yarışmacılara Sağlanan Olanaklar
    • Yarışma İtiraz Süreci
    • Nasıl Başvurabilirim?
    • Finalist Takımlar
    • Başvuru Kılavuzu
  • DUYURULAR
  • KURUMSAL KATILIM
    • Sponsorluk
    • Stant Alanı
    • Yiyecek-İçecek Alanı
  • MAĞAZA
  • İLETİŞİM
  • GALERİ
  • TEKNOFEST KKTC

KU RAMs

KU RAMs

KOÇ ÜNİVERSİTESİ

Takım Üyeleri

MEHMET CENGİZ ONBAŞLI

İDİL GÖRGÜLÜ

DAMLA GÖRGÜLÜ

İSMET ERDEM

Takım-Proje Bilgi
Openfpga Araçları Kullanılarak Chipıgnite Üretim Hattında (Shuttle) Ürettirilmek Üzere Özelleştirilmiş Rısc-V Tabanlı Bir Yapay Sinir Ağı İşlemcisi Bu Projede Geliştirilmektedir. Projede Chipıgnite'In Üretim İçin Verdiği Alan Ve Tasarım Kuralları İzlenerek Bant Çıkışı Tasarım (Tapeout) Üretime Gönderilecektir. Yapay Sinir Ağlar Çarpma-Toplama İşlemleri (Multiply-Accumulate, Mac) Ve Önceden Eğitilmiş Model Sabitleri İle Çalıştırılan Doğrusal Olmayan Genel Amaçlı Sınıflama, Regresyon Ve Kestirim Algoritmalarıdır. Bu Algoritmaları Açık Kaynaklı Rısc-V İşlemci Mimarisi İle Gerçeklemek Amacıyla Ve Enerji Tüketimini Ve Hesaplamadaki Gecikmeyi Asgariye İndirebilmek İçin Mnıst El Yazısı Veri Tabanını Sınıflayan Bir Yapay Sinir Ağı Model Geliştirilecektir. Bu Uygulamada Nöron Aktivasyonlarını Hesaplarken 3 Farklı Senaryodaki Performansların Karşılaştırılması Amaçlanmaktadır. Birinci Senaryoda Hem Mnıst Validasyon Görüntüleri Hem De Model Katsayıları Lut'Ta Saklanıp Sınıflama İşlemi Fpga İçinde Yapılır. İkinci Senaryoda Sadece Model Katsayıları Lut'Ta Tutulur, Mnıst Görüntüleri Girdi Olarak Geldikçe Mac İşlemleri Lut'Tan Katsayılar Çekilerek Yapılır. Üçüncü Senaryoda Lut Görüntü Ve Model Katsayısını Saklamak Amacıyla Kullanılmaz, Bütün Parametreler Ve Mnıst Görüntüleri 24'Er Bitlik Girdi Olarak Satır Satır Okunur Ve Sınıflama İşlemi Yapılır. Tasarlanan Rısc-V İşlemci Mimarisinin Rtl Şematiği, Davranışsal Modeli, Statik Zamanlama Analizi, Zemin Planı Ve Performans Metrikleri (Referans Mnıst Model İçin Farklı Tasarımlarımızın Karşılaştırılması) Projenin Raporunda Ve Sunumunda Detaylı Olarak Anlatılacaktır. Elde Edilen Fpga Mimarisindeki Katsayılar Değiştirilerek Herhangi Bir Sensör Verisi Sınıflanabilir (Örneğin Biyosensör Okuma Devrelerinde Virüs Var/Yok, Sıcaklık Sensörü Okuma Devrelerinde Yangın Var/Yok) Veya İleriye Dönük Zaman Serisi Kestirim İşlemleri Yapılabilir.

TEKNOFEST Mobil Uygulaması İçin

QR Kodu Okutunuz

QR KODU OKUTUN

TEKNOFEST | AYAKLARI YERE BASMAYAN FESTİVAL
ADRES

Ünalan Mahallesi Ayazma Caddesi No:3 Üsküdar/İstanbul

TELEFON
+90 212 501 94 34
SOSYAL MEDYA

x-twitter Yaay Bip

  • İLETİŞİM
  • KVKK

2025 TEKNOFEST | Tüm hakları saklıdır. ©